DTuL9xx

Оценка раздела:

0

DTuL9xx

- Актив - DTuL9xx DTuL9xx Большой интерес представляет также семейство интегральных схем диодно-транзисторной микрологики (DTuL) фирмы Fairchild Semiconductor. Один из смещающих диодов у них заменен транзистором, коллектор которого присоединен к отводу входного сопротивления. Это уменьшает усиление транзисторов, необходимое для данного разветвления на выходе, или увеличивает разветвление на выходе для транзисторов с данным усилением. Семейство интегральных схем диодно-транзисторной микрологики спроектировано для работы в цифровых системах с частотой синхронизации в несколько мегагерц при рассеиваемой мощности 5 мвт на каждый клапан и обладает запасом от помех, в худшем случае равным ±500 мв в диапазоне температур от —55 до +125° С. Принципиальная схема клапана НЕ-И на 4 входа: Параметр р представляет собой коэффициент отношения сопротивления резистора,включенного в коллекторную цепь транзистора Т2, к полному сопротивлению входного резистора R. Применение транзистора Т2 с коллектором, подсоединенным к отводу входного сопротивления, значительно повышает помехозащищенность, что особенно заметно в худшем случае, получающемся при —55° С, когда усиление инвертирующего транзистора T1 минимально. Например, если при —55° С требуется помехозащищенность, равная 400 мв, то при р = 1 усиление по току в схеме с общим эмиттером у транзистора Т1 должно быть не менее 24, что при +25° С соответствует 60. Если же р = 0,45, то усиление при —55° С может быть уменьшено до 12, что при +25° С соответствует уже только 30. На основании тщательного исследования различных характеристик клапанных схем, у которых один смещающий диод заменен транзистором с коллектором, подсоединяемым к отводу входного сопротивления, для клапанов диодно-транзисторной микрологики фирмы Fairchild Semiconductor коэффициент отношения сопротивлений резисторов р был выбран равным 0,46, а средняя рассеиваемая мощность — равной 5 мвт. При этом сопротивление резистора pR получается равным 1,75 ком, а сопротивление резистора (1 - p)R — равным 2 ком. Величина сопротивления коллекторного резистора инвертора aR выбрана равной 6 ком. Сопротивление резистора mR в цепи базы транзистора Т1 выбрано равным 5 ком, что не уменьшает значительно ту часть тока возбуждения Iвозб, которая подается в базу транзистора Т1. Использование одинарной эпитаксии с утопленным слоем n+-типа обеспечивает получение в худшем случае напряжения насыщения транзистора меньше 0,3 в, что позволяет получить помехозащищенность, равную ±500 мв при Uк = 4 в и разветвлении на выходе 5 в диапазоне температур от —55 до +125° С. Типичные цифровые интегральные схемы ДТЛ серии диодно-транзисторной микрологики фирмы FairchildSemiconductor: Технические данные интегральных схем Модель Выполняемая функция Задержкараспространения, нс Рассеиваемая мощность,мВт DTuL930 Двойной четырехвходовый клапан НЕ-И 25 10 DTuL946 Четверной двухвходовый клапан НЕ-И 25 20 DTuL962 Тройной трехвходовый клапан НЕ-И 25 15 DTuL932 Двойной четырехвходовый буферный возбудитель-клапан НЕ-И 35 25 DTuL944 Двойной четырехвходовый линейный возбудитель 40 20 DTuL931 Стробируемый R-S или J-K триггер 50 20 DTuL945 Стробируемый R-S или J-K триггер с низкоимпедансными входами 50 35 DTuL948 Стробируемый R-S или J-K триггер с низкоимпедансными входами 40 45 DTuL950 R-S триггер со связями на переменном токе 20 40 DTuL933 Двойная четырехдиоднаясборка - - DTuL951 Одновибратор 25 35 В стробируемом клапанном R-S или J-K триггере DTuL931 для промежуточного запоминания сигнала используется пара триггеров: основной и вспомогательный. Основной триггер собран на транзисторах Т2, Т3, Т4 и Т5, а вспомогательный на транзисторах Т9, T10, Т11, Т12. Триггеры связаны посредством транзисторов Т7 и Т8. Основной триггер имеет клапаны И сброса и установки, собранные на диодах Д1, Д2, Д3 и Д6, Д7, Д8 соответственно. Когда стробирующий входной сигнал на входе СР возрастает, информация с клапанов сброса или установки передается в основной триггер, который при этом отсоединен от вспомогательного триггера. Когда стробирующий сигнал на входе СР уменьшается, информация из основного триггера через один из транзисторов Т7 или Т8 передается во вспомогательный триггер и устанавливает его в то же состояние, что и у основного триггера. При этом, прежде чем информация будет передана во вспомогательный триггер, входные клапаны основного триггера будут закрыты и прием информации в него будет заблокирован, и наоборот, прием информации в основной триггер будет разрешен только после того, как транзисторы Т7 и Т8 будут выключены и основной триггер будет отсоединен от вспомогательного. Благодаря этому обеспечивается возможность работы триггера от положительных стробирующих импульсов произвольной длительности и формы при условии, что их длительность превосходит определенную минимальную величину. Серия схем диодно-транзисторной микрологики включает 14 цифровых интегральных схем и обеспечивает разработку цифровых систем со средним быстродействием, отличающихся высокой помехозащищенностью.